


Timing für Dynamische RAM's



STECKERLEISTE VG Leiste 2 reihig Serie B

	Masse	a 1	b 1	Masse		
	POWER READY	a 2	b 2	D 0	} Datenbus	
	(- 5V)	a 3	b 3	D 1		
	(+ 12 V)	a 4	b 4	D 2		
	(- 12 V)	a 5	b 5	D 3		
	(+ 15 V)	a 6	b 6	D 4		
	(- 15 V)	a 7	b 7	D 5		
		a 8	b 8	D 6		
		a 9	b 9	D 7		
		a 10	b 10	A 0		} Adressbus
		a 11	b 11	A 1		
		a 12	b 12	A 2		
	A 17	a 13	b 13	A 3		
	A 16	a 14	b 14	A 4		
	$\overline{\text{RESETA}}$	a 15	b 15	A 5		
	$\overline{\text{HALT}}$	a 16	b 16	A 6		
	IEO	a 17	b 17	A 7		
	IEI	a 18	b 18	A 8		
	$\overline{\text{INT}}$	a 19	b 19	A 9		
	$\overline{\text{NMI}}$	a 20	b 20	A 10		
	$\overline{\text{BUSAK}}$	a 21	b 21	A 11		
(Hold)	$\overline{\text{BUSRQ}}$	a 22	b 22	A 12		
	$\overline{\text{RESET}}$	a 23	b 23	A 13		
(Ready)	$\overline{\text{WAIT}}$	a 24	b 24	A 14		
	$\overline{\text{RFSH}}$	a 25	b 25	A 15		
	$\overline{\text{RD}}$	a 26	b 26	$\overline{\text{MREQ}} \cdot \overline{\text{RD}}$		
	$\overline{\text{WR}}$	a 27	b 27	$\overline{\text{MREQ}} \cdot \overline{\text{WR}}$		
	$\overline{\text{MREQ}}$	a 28	b 28	Master/Slave		
	$\overline{\text{IORQ}}$	a 29	b 29	$\overline{\text{IORQ}} \cdot \overline{\text{WR}}$		
	$\overline{\text{M}} \overline{\text{I}}$	a 30	b 30	$\overline{\text{IORQ}} \cdot \overline{\text{RD}}$		
10 MHZ	$\overline{\text{TAKT}}$	a 31	b 31	$\overline{\text{Q}} \quad 2,5 \text{ MHZ}$		
	+ 5 V	a 32	b 32	+ 5 V		

